First Hit

Previous Doc

Next Doc

Go to Doc#

Generate Collection. Print

L4: Entry 1 of 2

File: JPAB

Dec 6, 1988

PUB-NO: JP363299280A

DOCUMENT-IDENTIFIER: JP 63299280 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: December 6, 1988

INVENTOR-INFORMATION:

NAME

COUNTRY

ARAI, NORIHISA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

TOSHIBA MICRO COMPUT ENG CORP

APPL-NO: JP62133793 APPL-DATE: May 29, 1987

INT-CL (IPC): H01L 29/78; H01L 27/08

ABSTRACT:

PURPOSE: To simplify a process and to realize a high speed by a method wherein a silicide structure of a retractory metal is used as a second gate electrode for a multilayer gate type transistor and a polycide structure of the refractory metal is used as a gate electrode for a single-layer gate type transistor existing on an identical substrate so that a thin gate structure can be formed.

CONSTITUTION: A second gate oxide film 106 is formed on a polycrystalline silicon film 105 by a thermal oxidation method. The oxide film 106 outside a region to form a multilayer gate type transistor is etched by making use of a resist pattern 110 as a mask; after that, said resist pattern 110 is removed; the surface of a substrate is washed; after that, a tungsten silicide film 107 is deposited on the whole surface of the substrate by a CVD method. Then, a resist pattern for a gate electrode is formed by photolithography. Furthermore, the tungsten silicide film 107 is etched by an anisotropic dry etching method; after that, only the oxide film on a first gate electrode for the multilayer gate type transistor is etched selectively; in succession, the polycrystalline silicon film 105 in etched; ions of arsenic are implanted.

COPYRIGHT: (C) 1988, JPO&Japio

Previous Doc Next Doc Go to Doc#

⑫ 公開特許公報(A)

昭63-299280

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和63年(1988)12月6日

H 01 L 29/78

3 7 1 1 0 2 7514-5F H-7735-5F

審査請求 有 発明の数 2 (全5頁)

④発明の名称 半導体装置及びその製造方法

②特 願 昭62-133793

②出 願 昭62(1987)5月29日

⑫発 明 者 新 井

範 久 神奈川県

神奈川県川崎市川崎区駅前本町25番地1 東芝マイコンエ

ンジニアリング株式会社内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

⑪出 願 人 東芝マイコンエンジニ

神奈川県川崎市川崎区駅前本町25番地1

アリング株式会社

②代 理 人 弁理士 鈴江 武彦

外2名

明 細 👛

1. 発明の名称

半導体装置及びその製造方法

2. 特許請求の範囲

②半導体基板上に素子分離領域を形成する工程と、前記素子分離領域で分離された素子領域上に第1のゲート絶縁膜を介して多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜上に第

2のゲート絶縁膜を形成する工程と、前記第2のゲート絶縁膜を部分的に剥離する工程と、前記第2のゲート絶縁膜を含む基板上に高融風気のシリサイド膜を形成する工程と、前記はと多結晶シリコン膜をパターニング加工し、多層ゲートスタのプンジスタならびに1層ゲート型トランスタならびに1層ゲート型トランを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、半導体装置及びその製造方法に係わり、多層ゲート型MOSトランジスタの第2ゲート電極に高融点金属のシリサイド構造を利用し、同時に1層ゲート型のMOSトランジスタのゲート電極に高融点金属のポリサイド構造のものを利用し、高速度化、高集積化を可能としたものである。特に不揮発性メモリーに使用されるものである。

(従来の技術)

一般に集積回路においては、集積度だけでな く、動作速度の向上のために素子の微細化が必要 とされている。また、高速度化として、集積回路 に使用されるゲート電極材料には従来から多結晶 シリコンに比べ、比抵抗が小さいモリブデン。タ ングステン。タンタル等のいわゆる高融点金属の シリサイドまたは、ポリサイドがある。不揮発性 メモリー装置は、従来から第2図に示すごとく形 成されている。即ち第2図(a)に示す如くP型 シリコン基板201上に素子分離用フィールド絶 粮膜202、第1のゲート酸化膜203、多糖晶 シリコン(燐ドープ)204を設け、第2図(b) の如く多層ゲート型トランジスタの第1のゲート 電極(多結晶シリコン)204をレジスト205 でパターニング加工し、第2図(c)の如く多層 ゲート型トランジスタの第1のゲート電極を熟 酸 化し、第2のゲート酸化膜207を形成すると共 に、1層ゲート型トランジスタのゲート酸化膜 206を形成した後、第2図(d)の如く多層ゲ

ート型トランジスタの第2のゲート電極と1層ゲート型トランジスタのゲート電極となる多結晶シリコン層208が高触点金属シリサイド層209の構造もしくは、高融点金属のシリサイド構造を形成する。その後、第2図(e)の如く多層ゲート型トランジスタのゲート電極をパターニングにでした後、1層ゲート型トランジスタのゲート電極をマスクとしてソースN+層210,ドレインN+層211を形成するものである。

(発明が解決しようとする問題点)

第2図で示した工程においては、多層ゲート型トランジスタの第2のゲート酸化膜207及び1層ゲート型トランジスタのゲート酸化膜206を同時に形成しているため、多層ゲート型トランジスタの第1のゲート電極204である多結晶 SiとSI基板201との酸化レートの相異により、多層ゲート型トランジスタの多結晶シリコン上酸化膜と1層ゲート型トランジスタのゲート酸化膜の膜厚のコントロールは複雑化する。また一

そこで、第3図に示した手法が考えられる。これは、P型Si基板301上の素子分離用フィールド絶縁膜302以外の素子領域に多層ゲート型トランジスタのゲート型トランジスタのゲートででである。これは、P型Si 基板301上ででである。これは、P型Si 基板301上ででである。これは、P型Si 基板301上ででである。これでは、P型Si を受ける。これでは、P型Si を使いる。これでは、P型Si を使いる。P型Si を使いる。P型Si

該膜上に第2のゲート酸化膜となる絶縁膜306 を形成した(第3図(a))。その後第3図(b) の如く多結晶シリコン膜(煩ドープ)307を形 成し、更に多層ゲート型トランジスタの第2のゲ ート電極となる高融点金属のシリサイド308を 形成した後、1層ゲート型トランジスタの形成領 域の高融点金属のシリサイド308、膜307. 306を取り除いた (第3図 (c))。その後、 多層ゲート型トランジスタのゲート電極をバター ニング加工した後、1層ゲート型トランジスタの ゲート電極をパターニング加工する方法がある。 第3図(e)において309はソースN+層、 3 1 0 はドレインN+ 層である。この方法だと、 1層ゲート型トランジスタのゲート酸化膜厚は固 定され、2層ゲート型トランジスタの第2のゲー ト酸化膜厚を自由にコントロールすることが可能 である.

しかしながら、1層ゲート型トランジスタのゲート電極305は、高融点金属のシリサイドもしくはポリサイド構造とはならない。しかも、不揮

本発明は、前記従来技術の欠点を克服し、信頼性が高いシリサイド構造またはポリサイド構造のMOS FETを具備した半導体装置(集積回路)と、素子設計を簡略化することを可能としたその製造方法を提供することを目的とする。

(問題点を解決するための手段と作用)

本発明は、1層ゲート型トランジスタのゲート電極に高融点金属のポリサイド構造を、多層ゲート型トランジスタの第2のゲート電極に薄型の

する。第1図は同実施例として、EPROM (Erasable PROM)セルとその周辺回路に使 われるNチャネルMOSFETの形成に本発明を 適用した場合の例である。まず、P型シリコン基 板101にフィールド酸化膜102を形成し、次 に素子形成領域に熱酸化によりゲート酸化膜 103. 104を形成した後、全面に多結晶シリコン 105 を堆積させ、POCL3 法により多結晶シリコン 膜105中に燐をドープした。さらに、多結晶シ リコン膜105上に熱酸化により第2のゲート酸 化膜106を形成した(第1図(a))。次いで 第1図(b) に示されることく周知のフォトリソ グラフィー技術を用いて所望の多層ゲート型トラ ンジスタ形成領域のレジストパターン 110を形成 した。このレジストパターン110をマスクとし て、多層ゲート型トランジスタ形成領域外の酸化 膜106を周知のエッチング技術によりエッチン グした後、さらに前記レジストパターン110を 除去し、基板表面を洗浄した後、タングステンシ リサイド膜107をCVD法により基板全面に堆

高融点金属のシリサイド構造を用いることで、従 来方法でより工程を簡略化することができ、かつ 高速化する構造とその製造方法を提供するもので ある。これは、多層ゲート型トランジスタの第2 のゲート電極に高融点金属シリサイドを用い、1 腊ゲート型トランジスタのゲート電極を、多層ゲ - ト型の第1のゲート電極形成時に同時に形成さ れる電植材(多結晶シリコン)と、多層ゲート型 の第2のゲート電極形成時に同時に形成される電 極材(高融点金属シリサイド)のつみ重ねた構造 をとることにより、工程を簡略化し、高速化され ることに基づくものである。すなわち本発明は、 多量ゲート型トランジスタの第2のゲート電極に <u>高融点金属のシリサイド構造のものを用い、</u>同一 基板上に存在する 1 層ゲート型トランジスタのゲ ート電極に高融点金属のポリサイド構造のものを 用いて薄型ゲート構造とし、工程的に有利化され るようにしたことを特徴としている。

(実施例)

以下図面を参照して本発明の一実施例を説明

積した(第1図(c))。次に周知のフォトリソ グラフィー技術を用いてゲート電極レジストパタ ーンを形成した。さらに、異方性ドライエッチン グ技術を用いて、多層ゲート型トランジスタの第 2のゲート電極と1層ゲート型トランジスタのゲ ート電極の1部となるタングステンシリサイド膜 107をエッチングした後、多層ゲート型トラン ジスタの第1のゲート電極上の酸化膜のみを選択 的にエッチングし、つづいて多結晶シリコン 105 をエッチングした。このように構成されたゲート 電極構造をマスクとしてソース108、ドレイン 109 (第1図 (e)) ならびに拡散層配線形成 のために、砒素イオンを加速エネルギー 60keVで、 2×101 5 cm - 2 注入した(第1図(d))。 さらに図に示していないが、さらに保護膜及び前 記往入したイオンを活性化するため、950℃の 〇2 雰囲気中でシリコンを酸化し、次に、層間絶 緑膜としてシリコン酸化膜とシリコンとリンをド ープしたガラス膜を周知の気相成長法にて形成し たのち、900℃N2 雰囲気中でアニールした。

次に周知の微細加工技術を用いて、所望領域に電極取出し用開孔を形成し、さらに所望のA & 合金配線を形成して、N チャネル型の E P R O M を作成した。

本実施例によれば、従来構造すなわち、第3図 に示した構造のものに比べ、1層ゲート型トラン ジスタのゲート電極にポリサイド構造を使用する ことが可能となり、比抵抗 ク S が 1 / 1 0 以下と なり、素子の高速化が成された。また、多層ゲー ト型トランジスタの第1のゲート電極の多結晶シ リコンと多層ゲート型トランジスタの第2のゲー ト電極を薄膜化することができ、従ってゲート電 極とソース、ドレインのコンタクト孔との間隔が 小さく設計できるので、集積度が大幅に向上され た。また上記のようにゲート電極が薄膜化できて 同一マスクでゲート電極の加工ができるので、1 層ゲート型トランジスタのゲート電極と多層ゲー ト型トランジスタの2つのゲート電極を同時に加 エすることが可能となり、製造コストが大幅に低 減された。また、第2図で示したものに比べても、

型トランジスタのゲート酸化膜、105 ··· 多結晶シリコン膜(リンドープ)、106 ··· 2 層ゲート型トランジスタの第2のゲート酸化膜、107 ··· 高融点金属のシリサイド、108 ··· ソースN + 層、109 ··· ドレインN + 層、110 ··· レジストバターン。

出願人代理人 弁理士 鈴 江 武 彦


周様に前記2種類のゲート電極を同一マスクを用いて、同時に加工できる他、多層ゲート型トランジスタの第2のゲート酸化膜と1層ゲート型トランジスタの第1のゲート酸化膜厚を個別にコシトロールすることができ、素子設計を簡略化することができた。


[発明の効果]

以上説明した如く本発明によれば、前記従来技術の欠点を克服し、信頼性が高いシリサイド構造またはポリサイド構造のMOS FETを具備した半導体装置(集積回路)と、素子設計及び工程を簡略化することを可能とし、コスト的に有利な製造方法を提供することができるものである。4. 図面の簡単な説明

第1図は本発明の一実施例の製造工程説明図、第2図、第3図は従来装置の製造工程説明図である。

101…シリコン基板、102…素子分離用フィールド絶級膜、103…2層ゲート型トランジスタの第1のゲート酸化膜、104…1層ゲート





特開昭63-299280 (5)

